Irodalomkutatás

A szakirodalom segítségével tekintse át a SystemVerilog hardverleíró nyelv funkcionális verifikációra kifejlesztett fogalomrendszerét és nyelvi eszközeit.

A megvalósítandó feladat

• Tervezze meg egy, a konzulenssel egyeztetett funkciót ellátó alkalmazás-specifikus áramkör RTL-modelljét, majd készítsen egyszerű SystemVerilog testbench-et a modell funkcióinak alapszintű, hullámforma-alapú verifikálásához.
• Az elkészített testbench-et fejlessze tovább úgy, hogy az alkalmas legyen automatizált regressziós tesztelésre. Az áramköri környezet modellezéséhez készítsen hardverleíró nyelven megfogalmazott, újrafelhasználható verifikációs komponenseket. Készítsen funkcionális és interfész-teszteseteket, egyúttal demonstrálja a SystemVerilog „assertion” szolgáltatásának használatát.
• Az RTL-modellnek egy, a konzulenssel egyeztetett almoduljához készítsen formális analízisre alkalmas verifikációs környezetet és demonstrálja e módszer alkalmazásának előnyeit és hátrányait.

A feladat megvalósítására fordítandó idő minimum 2 félév!