

Budapesti Műszaki és Gazdaságtudományi Egyetem

Logi-termikus szimuláció

Dr. Timár András

BME, Elektronikus Eszközök Tanszéke

2014. április 22.

Bevezetés

Dr. Timár András (BME, EET)

Logi-termikus szimuláció

2014. április 22. 2 / 70

Mit jelent a logi-termikus?



- Tisztán digitális
- Nem foglalkozik a hőmérséklettel
- Pl. QuestaSim

Termiku<u>s szimuláció</u>



- Tisztán termikus szimuláció
- Teljesítmény, anyagjellemzők, topológia



Logi-termikus szimuláció

Miért van szükség logi-termikus szimulációra?

- A melegedés elronthatja a működést
- Az elektro-termikus szimulációk túl hosszúak
- Digitális cellás áramköröknél jó megoldás a *logi-termikus* szimuláció



Logikai szimulátorok

- QuestaSim, ModelSim (Mentor Graphics[®])
- NCSim (Cadence[®])
- VCS (Synopsys[®])
- ISE Webpack (Xilinx[®])
- Ingyenes szimulátorok
 - Icarus
 - ActiveHDL (csak Windows)

Termikus szimulátorok

- AnSYS
- COMSOL Multiphysics
- FloTherm
- HeatWave
- HotSpot
- LayTherm, SISSI, SunRed
 - Tanszéki fejlesztés
 - Előny: tokozás és NYHL hatásainak figyelembe vétele mérési eredmények alapján

Mire használható a logi-termikus szimulátor?

- Már a tervezés fázisban meghatározható, hogy hol lesznek a meleg pontok az áramkörön (hot-spot)
- Place & Route befolyásolható a hőmérsékleti térkép alapján
- Hőmérsékletfüggő időzítések szimulálhatóak, vizsgálni lehet a melegedés hatásait szimuláció közben
- Intel P3 floating-point unit



A saját melegedés hatása



$$f_{ki} = \frac{1}{2 \cdot (t_{nand} + N \cdot t_i)}$$



Egy nMOS tranzisztor transzfer karakterisztikája különböző hőmérsékleten.

Dr. Timár András (BME, EET)

A logi-termikus szimuláció folyamata



Sztenderd cellás áramkörök

- Több ezer cella egy áramkörön
- A cellák egymáshoz a *föld* és *táp* síneken csatlakoznak
- RTL szintű építőelemek (logikai kapuk, multiplexer, tároló, stb.)
- A cella szintű felbontás elegendő → gyorsabb szimuláció



Termikus szimuláció

Dr. Timár András (BME, EET)

Logi-termikus szimuláció

2014. április 22. 11 / 70

Tokozás

- Tipikus mikroelektronikai tokozás
- Kvázi-1D hőterjedés, mert oldalfalak felé nem tud menni
- Flip-chip miatt a hő a hűtőborda felé távozik (a Si fejjel lefelé van)



Disszipáló alakzatok

Lehetnek a cellák, vagy teljes műveletvégző egységek isPI. ALU, cache, stb



A termikus modell előállítása

- Elő kell állítani a termikus válaszfüggvényeket
- 2 Meg kell oldani a hővezetés Laplace egyenletét (1)
- 3 Egységugrás gerjesztésre adott ugrásválasz a(t)
- 4 Minden cellára kiszámoljuk a saját és a többi cella válaszát
- N cella esetén N² válaszfüggvény
- Adatok: anyagparaméterek (c, λ), disszipációk helye, méretek, peremfeltételek
- Cél: a struktúrát modellező ekvivalens RC hálózat elkészítése
- SPICE analóg szimulátorral számíthatóak a hőmérsékletek

$$\frac{\partial^2 T}{\partial x^2} + \frac{\partial^2 T}{\partial y^2} + \frac{\partial^2 T}{\partial z^2} = \frac{c}{\lambda} \frac{\partial T}{\partial t}$$

(1)

Időállandó-spektrum

- Az a(t) ugrás-válaszokból kiszámoljuk a termikus időállandóspektrumot R(z)
- Széles időtartomány (ms–óra), ezért z = ln(t) helyettesítés (logaritmikus x tengely)
- Hálózati identifikáció dekonvolúcióval (NID)



Időállandó-spektrumok diszkretizációja

 Az ekvivalens RC modellhez véges számú értékre kell redukálni a folytonos időállandó-spektrumot



Az RC modell elemértékei



- $\bullet \tau_i = e^{z_i}$
- $R_i = K_i$ $C_i = \frac{\tau_i}{R_i}$
- U = hőmérséklet, I = fűtőteljesítmény (disszipáció)
- A hőmérsékletek meghatározhatóak SPICE analóg szimulációval

CellTherm szimulátor

Dr. Timár András (BME, EET)

Logi-termikus szimuláció

2014. április 22. 18 / 70

CellTherm logi-termikus szimulátor

- EET fejlesztés
- Tetszőleges szabványos logikai szimulátort használ
- Tanszéki fejlesztésű termikus szimulátor
- Logikai és termikus szimulátor közötti összeköttetés
- Szabványos interfészen kommunikál: Verilog PLI

A logi-termikus szimuláció részletes folyamata



Dr. Timár András (BME, EET)

Verilog PLI

- Minden HDL nyelv (VHDL, Verilog) támogatja a felhasználó által írt bővítményeket
- Verilog PLI: Programming Language Interface
- Saját függvények készíthetőek, amik meghívhatóak a HDL kódból (pl. \$display(), \$finish(), stb.)
- Ezek C/C++ modulok, dinamikusan betölthetőek (.dll/.so)
- A logikai szimulátor ezeket a felhasználói függvényeket meghívhatja
- Ki lehet egészíteni a logikai szimulátort akár egy termikus szimulátorral is

A PLI használata

5

```
module testpli;
                                            #include <veriuser.h>
                                            #include <acc_user.h>
initial
    $hellovilag();
                                            PLI INT32 hello(PLI INT32 data,
    //{usertask, 0, 0, 0,
                          hello.
                                             PLI INT32 reason)
                                         5
     0, "$hellovilag"}
                                                 io printf("Hello Vilag!");
endmodule
                                                 return 0;
    1. kódrészlet. Verilog kód
                                        10
                                            s_tfcell veriusertfs[] = {
                                                 {usertask, 0, 0, 0, hello, 0,
                                                  "$hellovilag"}.
                                                 {0} /* last entry must be 0 */
  Fordítás
                                            };
     qcc -fPIC -shared
                                        15
                                            void init usertfs()
     -I/questasim/include
                                                 p tfcell usertf = veriusertfs;
     -o pli.so pli.c
                                                 while (usertf->type)
                                                      mti RegisterUserTF(usertf++);
                                        20
```

2. kódrészlet. PLI C kód

QuestaSim indítása saját PLI rutinnal

Munkakönyvtár létrehozása \$> vlib munka

Munkakönyvtár hozzárendelés

\$> vmap work munka

Verilog forrás fordítása

\$> vlog pli.v

QuestaSim indítása

\$> vsim -pli pli.so testpli

Verilog PLI

A szimulátor kimenete

```
Reading
/soft/mentor/ams/questasim/v10.1/tcl/vsim/pref.tcl
# 10.1
#
 vsim -c -pli pli.so testpli
# Loading ./pli.so
# // Ouesta Sim-64
# // Version 10.1 linux_x86_64 Dec 5 2011
. . .
# //
#
 Loading work.testpli
#
VSIM 1> run
# Hello Vilag!
```

Logi-termikus tesztkörnyezet

```
'include "ringosc.v"
'define TH TIMESTEP 1e6 // = 1ms
'timescale 1ns / 1ps
module testbench;
     req clk;
     reg run;
     wire ring_out;
     top dut (clk, run, ring out);
     initial
     begin
     clk = 0;
     run = 1;
     end
     always #1000 clk = ~clk;
endmodule
```

Dr. Timár András (BME, EET)

Logi-termikus tesztkörnyezet

```
'include "ringosc.v"
'define TH TIMESTEP 1e6 // = 1ms
'timescale 1ns / 1ps
module testbench;
     req clk;
     req run;
     wire ring_out;
     top dut (clk, run, ring out);
     initial
     begin
     $celltherm initlayout(dut,10,10,"ringosc.lib","ringosc.lef","ringosc.def");
     $celltherm init(dut,1, `TH TIMESTEP);
     clk = 0:
     run = 1;
     end
     always #1000 clk = ~clk;
// Termikus motor hivasa, pl. dt = 1 ms
// #1e6 = 1ms
     always
     begin
          #`TH TIMESTEP $celltherm calc(`TH TIMESTEP, 25);
     end
endmodule
```

Teljesítmény karakterizáció



- Minden cellára
- Bemeneti meredekséggel és terhelő kapacitással paraméterezve
- Analóg SPICE szimulátorral
- P(t) alatti terület energia
- CMOS-nál jó

A teljesítmény-sűrűség számítása

- $\blacksquare \ Logikai \ szimulátorból \rightarrow kapcsolási \ aktivitás$
- Δt idő alatti jelváltások száma (n)
- Kapcsolási (dinamikus) energia $E_{\text{kapcs}} = \int_{T_1}^{T_2} P(t) dt$

$$P_{\Delta t} = \frac{E_{\text{kapcs}}}{\Delta t}$$

- Δt alatt fogyasztott teljesítmény minden cellára
- $\blacksquare P_{\text{átlag}} = n \cdot P_{\Delta t}$
- Pátlag-gal hívjuk meg a termikus szimulátort
- A termikus szimulátor minden Δt-re ad egy hőmérsékletet
- Δt milliszekundumos nagyságrendű

Liberty

Liberty adatbázis

- A cellakönyvtárral jön (általában)
- Ha nincs ilyenünk, akkor kézzel kell karakterizálni (lásd teljesítmény karakterizáció)
- Időzítések és fogyasztások minden cellára
- Bemeneti jelmeredekséggel és terhelő kapacitással paraméterezve
- Szöveges fájl, könnyen olvasható
- Mi is tudunk ilyet csinálni SPICE szimulációk alapján

Particionálás

- N cella, modell generálási idő ~ N²
- N² darab modell
- Cellák helyett hálószerű felbontás
 - Termikus modell számítása gyorsabb
 - Több ezer cellánál is működik, RC hálózat generálása konstans idő
- Kisebb felbontás, a felbontás növeléséhez a partíciók tovább oszthatók





Teljesítmény számítása a partíciókban

 Egy partícióban fogyasztott teljesítmény a benne található cellák teljesítményével arányos



$$P(p00) = 0.05 \cdot P(c1)$$

$$P(p01) = 0.10 \cdot P(c1)$$

$$P(p10) = 0.21 \cdot P(c1)$$

$$P(p11) = 0.64 \cdot P(c1)$$

A particionálás által bevitt hiba



Dr. Timár András (BME, EET)

Gyorsítás

A szimuláció gyorsítása

- Gigahertzes működésnél a tiszta logikai szimuláció is lassú
- A nagy termikus időállandók miatt sokáig kell szimulálni (1-10 sec)
- Egy skálafaktorral (pl. f = 10× vagy 100×) növeljünk meg minden késleltetést és kapcsolási energiát
- **Késleltetés** \uparrow , frekvencia (ν) \downarrow , kapcsolási energia \uparrow

$$E = C \cdot U^{2}$$

$$P = C \cdot U^{2} \cdot \nu$$

$$P' = E' \cdot \nu' = 10E \cdot \frac{1}{10}\nu = E \cdot \nu$$

$$P' = P$$

Gyorsítás

A skálázással bevitt hiba



Hőmérsékletfüggő késleltetések

Időzítési problémák

- Logi-termikus szimulációval meghatározhatóak a hot-spot-ok
- Az időzítések megváltoznak a melegedés miatt
- Szélsőséges hőmérsékletnél a megfelelő logikai működés meghiúsulhat. (pl. setup és hold time nem teljesül)

Késleltetés-hőmérséklet függések



10

SDF – Standard Delay Format

- A szintézer elkészíti a pre- és post-layout időzítési adatbázist
- SDF Standard Delay Format 5
- Szöveges fájl, késleltetések minden cellára, setup/hold idők definíciója, stb.
- Pontos időzítési értékek az elhelyezéstől és vezetékezéstől ¹⁵ függően
- Csak 3 sarokpontban tárolja el 20 az időzítéseket, ezzel baj lesz később!

```
(DELAYFILE
 (SDFVERSION "2.0")
(DESIGN "ringosc")
 (TIMESCALE 1 ns)
(CELL
 (CELLTYPE "dffr")
(INSTANCE dffr1)
 (DELAY
 (ABSOLUTE
   (PORT D (::0.00) (::0.00))
   (PORT CLK (::0.00) (::0.00))
   (PORT R (::0.00) (::0.00))
   (IOPATH CLK O (::0.49) (::0.53))
   (IOPATH R Q (::0.00) (::0.58))
   (IOPATH CLK QB (::0.39) (::0.30))
   (IOPATH R OB (::0.44) (::0.00))))
 (TIMINGCHECK
   (SETUP D (posedge CLK) (0.47))
   (HOLD D (posedge CLK) (0.06))))
```

Az SDF használata logikai szimulációban

- A logikai szimulátor támogatja az SDF formátumot
- A cellák késleltetéseit az SDF-ből helyettesíti be
- Valós késleltetések



Setup- és hold időzítés

- A logikai szimulátor jelzi, ha a setup vagy hold feltételek nem teljesülnek.
- Ez be van építve minden logikai szimulátorba
- Pontos időzítési vizsgálatok végezhetők



D flip-flop cella időzítései

- Egy D flip-flop cella késleltetése több hőmérsékleten
- Bizonyos hőmérséklet felett a setup-time nem teljesül
- A bemeneti változás nem jut ki a kimenetre



Dr. Timár András (BME, EET)

D flip-flop cella késleltetése

- Cella késleltetés a hőmérséklet függvényében
- Az analóg szimulációt –40–+90 °C között futtattuk
- Csak –40–+50 °C tartományban értelmezhető
- 50 °C felett nem jut ki a bemenet a kimenetre \rightarrow a késleltetés nem értelmezett



SDF értékek a DFFR cellára (D flip-flop tároló)

- Setup time: 470 ps
- Hold time: 60 ps



■ 1800 ps - 1500 ps = 300 ps

■ 300 ps < 470 ps

Konzekvenciák

- A hőmérsékleti eloszlást le kell képezni késleltetés értékekre
- Szükséges a hőmérséklet-késleltetés görbék kinyerése
- A megváltozott késleltetések a szimuláció közben visszahelyettesíthetők, a szimulátor a megváltozott értékekkel számol tovább
- Ha ebből adódóan időzítési hiba lép fel, a szimulátor ezt jelzi!

Demonstrációs áramkör

Dr. Timár András (BME, EET)

Logi-termikus szimuláció

2014. április 22. 44 / 70

Teszt áramkör – gyűrűs oszcillátor

- Felület: 0,518 mm × 0,355 mm
- 4 puffer cella, 10 inverter, 1 NAND kapu
- Gyűrűs oszcillátor: 1 NAND + 10 inverter
- A ring oszcillátor frekvenciája eltolódik a változó hőmérséklet miatt



Ring oszcillátor Verilog leírása

```
'timescale 1ns / 1ps
module top(run, data, osc, buf out);
     input run;
     input [3:0] data;
     output osc;
     output [3:0] buf out;
     wire w1, w2, w3, w4, w5, w6, w7, w8, w9, w10;
    buf02 xbuf1 ( .Y(buf out[0]), .A(data[0]) );
    buf02 xbuf2 ( .Y(buf out[1]), .A(data[1]) );
     buf02 xbuf3 ( .Y(buf out[2]), .A(data[2]) );
     buf02 xbuf4 ( .Y(buf out[3]), .A(data[3]) );
     nand02 xnand ( .Y(w1), .A0(run), .A1(osc) );
     inv01 xinv1 ( .Y(w2), .A(w1) );
    inv01 xinv2 ( .Y(w3), .A(w2) );
    inv01 xinv3 ( .Y(w4), .A(w3) );
    inv01 xinv4 ( .Y(w5), .A(w4) );
    inv01 xinv5 ( .Y(w6), .A(w5) );
     inv01 xinv6 ( .Y(w7), .A(w6) );
    inv01 xinv7 ( .Y(w8), .A(w7) );
     inv01 xinv8 ( .Y(w9), .A(w8) );
     inv01 xinv9 ( .Y(w10), .A(w9) );
     inv01 xinv10 ( .Y(osc), .A(w10) );
```

endmodule

Kézi számítás

	Jelölés	Érték
Felület	A	$1,841 \cdot 10^{-7} \text{m}^2$
Si réteg vastagsága	d	5 · 10 ^{−5} m
Si termikus vezetőképessége	λ	156,3 W mK
Fűtőteljesítmény	Р	4,022 mW
Alsó hűtés	HTC	500 W m ² K
Környezeti hőmérséklet	T _{amb}	0 ° C
P R _{th} R _{hűtés}		

$$R_{th} = \frac{1}{\lambda} \cdot \frac{d}{A} = \frac{1}{156.3} \cdot \frac{5 \cdot 10^{-5}}{1.841 \cdot 10^{-7}} \left[\frac{m K}{W} \cdot \frac{m}{m^2} \right] = 1.737 \frac{K}{W}$$

$$G_{h\tilde{u}t\acute{e}s} = 500 \frac{W}{m^2 K}$$

$$R_{h\tilde{u}t\acute{e}s} = \frac{1}{500} \cdot \frac{1}{1.841 \cdot 10^{-7}} \left[\frac{m^2 K}{W} \cdot \frac{1}{m^2} \right] = 10.863 \cdot 10^3 \frac{K}{W}$$

$$T = P \cdot (R_{th} + R_{h\tilde{u}t\acute{e}s}) = 4.022 \cdot 10^{-3} \cdot (10.863 \cdot 10^3 + 1.737) = 43.7 \,^{\circ}\text{C}$$

Dr. Timár András (BME, EET)

Szükséges adatok

Milyen adatok kellenek egy logi-termikus szimulációhoz?

- Layout leírás (LEF/DEF)
- Teljesítmények adatbázisa (Liberty)
- A sztenderd cellák Verilog viselkedési leírása
- SDF késleltetéseket tartalmazó fájl
- Verilog testbench

Layout leírás (LEF/DEF)

- Sztenderd cellás áramköröknél szabványos leírási mód
- LEF/DEF formátum, szöveges fájlok
- Minden szintézer szoftver által ismert ki- és bemeneti formátum

LEF

- Minden cella prototípusát tartalmazza
- Méret, belső összeköttetések
- Rétegek leírása, viák helyzete
- Belső elektromos összeköttetések
- DEF
 - A cella prototípusok példányosítása
 - Pl. inverter cella: inv1, inv2, ..., inv10
 - Megadja a cellák pontos helyét a layout-on
 - Összeköttetések, vezetékek a cellák között

Teljesítmények adatbázisa (Liberty)

- Szabványos, nyílt formátum a cellakönyvtár jellemzőinek tárolására
- Szöveges formátum
- Időzítések
- Késleltetések
- Cella kapacitások
- Teljesítmények
- Egy jelváltás egy bizonyos cella egy portján hány Joule energia fogyasztással jár (ezt fogjuk felhasználni!)
- Minden adat táblázatos formában van jelen, pl:
 - A fogyasztott teljesítmény függ a terhelő kapacitástól
 - ... és a gerjesztő jelek felfutási/lefutási idejétől
 - Ez egy 3 dimenziós táblázat

Verilog viselkedési leírás

A cellakönyvtár tartalmazza minden cella viselkedési leírását
 Így lehet logikai szimulációt végezni

```
'celldefine
'timescale ins / lps
module nandgate(OUT, A, B);
    input A;
    input B;
    output OUT;
    specify
        specparam delayA = 1;
        specparam delayB = 1;
        (A => OUT) = (delayA);
        (B => OUT) = (delayB);
        endspecify
        assign OUT = ~(A===1'bx ? 0 : A & B===1'bx ? 0 : B);
endmodule
        'endcelldefine
```

SDF késleltetések

- A szintézer program generálja
- Tartalmazza minden cella késleltetését és a setup/hold feltételeket

```
(DELAYFTLE
   (SDFVERSION "2.0")
   (DESIGN "ringosc")
   (TIMESCALE 1 ns)
. . .
  (CELL
   (CELLTYPE "dffr")
   (INSTANCE dffr1)
   (DELAY
    (ABSOLUTE
     (PORT D (::0.00) (::0.00))
     (PORT CLK (::0.00) (::0.00))
     (PORT R (::0.00) (::0.00))
     (IOPATH CLK Q (::0.49) (::0.53))
     (IOPATH R O (::0.00) (::0.58))
     (IOPATH CLK OB (::0.39) (::0.30))
     (IOPATH R QB (::0.44) (::0.00))))
   (TIMINGCHECK
     (SETUP D (posedge CLK) (0.47))
     (HOLD D (posedge CLK) (0.06))))
```

Teljesítmény térkép

- A puffer cellák fogyasztása 1 mW/billenés
- Az inverterek fogyasztása 1 μW/billenés



Dr. Timár András (BME, EET)

Hőmérsékleti térkép

A fogyasztási eloszlás alapján kialakult hőmérsékleti térkép



Hőmérséklet 3,4 másodperc után

Hőmérsékleti diagram

■ A DFFR cellák és az inv5 cella hőmérsékletei ■ $f(t) = A\left(1 - e^{-\frac{t}{\tau}}\right)$

A hőmérséklet megegyezik a kézzel számolttal (43,7 °C)



Dr. Timár András (BME, EET)

A ring oszcillátor frekvenciája

Frekvencia és periódusidő időfüggése



A ring oszcillátor frekvenciája

Frekvencia és periódusidő az inv5 cella hőmérsékletének függvényében



Verifikáció

Dr. Timár András (BME, EET)

Logi-termikus szimuláció

2014. április 22. 58 / 70

SPICE–logi-termikus verifikáció





A frekvenciamenet SPICE verifikációja



CellTherm és LogiTherm összahasonlítás

 A LogiTherm szintén az EET tanszéken fejlesztett más elvű logitermikus szimulátor



Ipari áramkör

Dr. Timár András (BME, EET)

Logi-termikus szimuláció

2014. április 22. 62 / 70

lpari méretű és bonyolultságú áramkör

- POLITO torinoi műszaki egyetem fejlesztése
- Jelfeldolgozó áramkör, 1490 cella



Dr. Timár András (BME, EET)

POLITO áramkör szimulációja



Új hőmérsékletfüggő időzítési modell

Dr. Timár András (BME, EET)

Logi-termikus szimuláció

2014. április 22. 65 / 70

Probléma az SDF modellel

- Csak a sarokpontoknál (design corners) pontos
- A sarokpontok között lineáris interpoláció kell
- Nem a pontos késleltetés-hőmérséklet görbével számolunk!



Új modell

Szimuláció SDF késleltetések alapján

- Törés 0,144 s-nál
- Itt lesz 25 °C fokos a hőmérséklet
- Töréspont a linearizált SDF karakterisztikában!
- Pontatlan!



67 / 70

Szimuláció a tényleges hőfüggő késleltetésekkel

Sokkal pontosabb eredmények!



Új modell

A pontos és a linearizált SDF eredmények eltérése



Összegzés

- A CellTherm a BME EET tanszéken fejlesztett logi-termikus szimuláció futtatására alkalmas eszköz
- Digitális standard cellás áramkörök szimulációjára alkalmas
- Ipari logikai és termikus szimulátorokat kapcsol össze szabványos interfészekkel
- Az IC tervezőknek nem kell új eszközöket megismerniük
- A hőmérsékletfüggő késleltetések figyelembe vételével képes jelezni, ha a megváltozott hőmérsékletek miatt az áramkör funkcionálisan működésképtelenné válik