



Budapesti Műszaki és Gazdaságtudományi Egyetem
Villamosmérnöki és Informatikai Kar

Logi-termikus szimuláció sztenderd tervező rendszerekben

Doktori értekezés tézisfüzete

Szerző: Timár András

Témavezető: Dr. Rencz Márta, egyetemi tanár

Elektronikus Eszközök Tanszéke
Budapest, 2013.

I. Bevezetés

Modern elektronikus eszközökben az integrált áramkörök működése során egyre több termikus probléma merül fel. A nagy bonyolultságú integrált áramkörök nagy teljesítménysűrűsége miatt az áramkörök működés közben történő melegekedése olyan problémákat vet fel, melyeket már nem lehet kizárólag a hűtési eljárások egyre magasabb szintű továbbfejlesztésével megoldani. Mára már világossá vált, hogy az áramkörök túlmelegedésének kezelését más módszerekkel is segíteni kell.

A melegekedési problémák azért kritikusak, mert bizonyos hőmérséklet felett a félvezető eszközökben funkcionális működési hibákat okozhatnak. Az elektronikus eszközökben minden alkotóelem működése valamilyen mértékben hőmérsékletfüggő. A hőmérsékletfüggések miatt a félvezető eszközök működési karakterisztikái megváltoznak. Ezeket a változásokat a lehető legpontosabban kell modellezni, hogy már a tervezéskor számolni lehessen velük.

Az integrált áramkör egy kis területén jelentkező lokális (túl)melegekedést angol terminológiával *hot-spot*-nak, forró pontnak nevezzük. Ezek a forró pontok az áramkör adott részén elronthatják a működést, megváltoztathatják a tranzisztorok és a logikai kapuk karakterisztikáját, az időzítési- és jelintegritást, melynek következtében az áramkör funkcionálisan működésképtelenné válik. Az ilyen hibalehetőségek detektálása rendkívül fontos és hasznos lenne már a tervezés során figyelembe venni a kialakuló termikus hatásokat is.

Az elektro-termikus szimuláció módszertana csaknem két évtizede rendelkezésre áll [1, 2] az integrált áramkörtervezők számára. Az ilyen szimulációk futtatásának hátránya, hogy rendkívül nagy számítási kapacitást igényelnek, a feldolgozandó adatok mennyisége jelentős, és a szimulációk gyakran elfogadhatatlanul hosszú ideig tartanak.

A mikroelektronikai struktúrák jellemző termikus időállandói széles időtartományban helyezkednek el. Egy modern integrált áramköri struktúra termikus időállandói a milliszekundumtól egészen a több másodperces, perces időállandókig terjedhetnek. A termikus szimulációkat tehát ilyen nagyságrendű időkig kell futtatni.

A nagyfrekvenciás integrált rendszerek elemeinek késleltetési és az órajelek jellemző periódusideje a nanoszekundumos időtartományban találhatók.

Az elektro-termikus szimulációkat tehát az előbbiek alapján akár több másodperces szimulációs időig kell futtatni nanoszekundumos felbontással. Az ilyen szimulációk a jelenlegi szimulációs eszközökkel elfogadhatatlanul hosszú ideig tartanak, és rendkívül nagy adathalmazt kell feldolgozni a szimuláció során. Az elektromos, logikai és termikus működés együttes vizsgálatára tehát olyan eszközre van szükség, amely képes ezeket a szimulációkat elfogadható idő alatt megfelelő pontossággal végrehajtani, valamint figyelembe veszi az elektromos és a termikus működés közötti csatolásokat is.

II. Célkitűzések

Értekezésemben olyan szimulációs eljárást és megoldásokat kívánok bemutatni, melyek szabványosan illeszkednek az elektronikai tervező iparban használt fejlesztő környezetekhez, Electronic Design Automation (EDA) eszközökhöz. Munkámban olyan eljárást mutatok be, melynek segítségével a logikai és termikus együttes szimuláció elfogadható időn belül végrehajtható.

Kutatásom célja egy olyan szimulációs környezet létrehozása volt, melyben a digitális sztenderd cellás áramkörök logikai és termikus működését *csatolt* szimulációkkal lehet vizsgálni. A kutatás célja egy olyan szimulációs eljárás kidolgozása volt, melyben a digitális áramkörök működése okozta melegedés és változó hőmérséklet eloszlás hatásait lehet felderíteni logikai szimuláció közben.

Az integrált áramkörök elektromos és termikus kérdéseinek kutatására és vizsgálati módszerek kifejlesztésére jött létre az európai FP7-es keretrendszerbeli *THERMINATOR* integrált projekt[3, 4]. Kutatási munkámat a *THERMINATOR* projekt keretében végeztem. A hároméves projekt 2010-ben indult és célja olyan innovatív tervezési módszerek kutatása és fejlesztése volt, melyek segítségével a legmodernebb mikroelektronikai integrált áramkörök és rendszerek termikus modellezése, és szimulációja válik lehetővé.

Céлом volt az áramköri elemek hőmérséklettől függő időzítési adatainak logikai szimulációkba történő integrálása is. Jelenleg a logikai szimulációk során az áramkör működés közben történő melegedése és a környezet termikus változásai nincsenek figyelembe véve. Munkámban ezt a hiányosságot kívántam az ú.n. *logi-termikus* szimuláció segítségével megoldani. A logi-termikus

szimulációban az áramkör működését csatolt logikai és termikus együttes szimulációval vizsgálom.

A digitális integrált áramkörökben az áramköri elemek időzítési tulajdonságai rendkívül fontosak. A szinkron sorrendi hálózatokban a teljes áramkör működése az alkotóelemek időzítési-késleltetési adataitól függ. Ha a komponensek időzítési tulajdonságai megváltoznak, az áramkör működésképtelenné válhat. Az áramköri elemek időzítései és késleltetései hőmérsékletfüggőek, emiatt fontos az időzítési tulajdonságok ismerete a hőmérséklet függvényében. Munkámban megoldást kívántam találni a hőmérsékletfüggő időzítések logikai szimulációba helyettesítésére.

A tisztán logikai-időzítési szimulációk segítségével a digitális áramkörökben esetlegesen fellépő hazardjelenségek (pl. statikus hazard, dinamikus hazard, funkcionális hazard, kritikus versenyhelyzetek, órajel elcsúszás, stb.) felderíthetőek. Kutatásom további célja, hogy az ilyen hazardjelenségek felderítése lehetővé váljon abban az esetben is, amikor a meghibásodást az áramkör működése miatt fellépő hőmérsékleti gradiensek okozzák. Céлом a logikai és időzítési szimuláció kiterjesztése termikusan generált késleltetés-változások esetére.

Az iparban jelenleg alkalmazott késleltetési modellek a hőmérsékletet nem, vagy csak rendkívül korlátozottan veszik figyelembe[5, 6]. Kutatásom során megoldást kívántam találni a sztenderd cellák késleltetési modelljeinek nagy felbontású hőmérsékleti paraméterezésére. A késleltetések hőmérsékletfüggésének részletes ismeretével az áramkör logikai, időzítési és termikus viselkedése az eddiginél sokkal pontosabban megfigyelhető. Az új modell segítségével olyan hatások is szimulálhatóak, mint a késleltetések inverz hőmérsékletfüggése, ami a klasszikus időzítési modellel nem lehetséges.

A munkámban kidolgozott szimulációs eljárások implementációját több áramkörrel is megvizsgáltam. A logi-termikus szimulációk időigényessége miatt olyan gyorsítási módszereket kívántam kidolgozni, melyek általánosan alkalmazhatóak a pontosság megtartása mellett.

III. Felhasznált eszközök és vizsgálati módszerek

Kutatásom folyamán az iparban használt logikai és termikus szimulátorok részletes működésével kellett megismerkednem. Az általam kidolgozott

logi-termikus szimulációs eljáráshoz szükség van a logikai áramkör szimulátorok és a mikroelektronika jellemző struktúráit termikusan szimulálni képes termikus szimulátorok ismeretére. Munkám során az Elektronikus Eszközök Tanszékén elérhető integrált áramkörtervező és szimulációs rendszereket használtam fel. Ezek nagyrészt a Mentor Graphics és a Cadence Design Systems ipari cégek alkalmazásai voltak.

A logikai szimulációk végrehajtásához a Mentor Graphics cég *ModelSim/QuestaSim* szimulátorát használtam. Ez a szimulátor teljes mértékben támogatja az ismert hardver leíró nyelveket, mint a *Verilog*, vagy a VHDL. A szimulátor emellett támogatja a Verilog HDL nyelv programozói interfészét, a *Verilog PLI*-t is, melynek segítségével a Verilog viselkedési vagy strukturális leírás szimulációja során külső, felhasználó által definiált függvények is végrehajthatók a szimuláció közben.

A termikus szimulációkhoz az Elektronikus Eszközök Tanszékén kifejlesztett és ipari alkalmazásokkal (pl. ANSYS) illetve mérésekkel verifikált *Therman*[7] termikus szimulátort alakítottam át és illesztettem sztenderd cellás digitális áramkörök logikai szimulációjához. Az illesztett és integrált termikus szimulátor a *LayTherm* nevet kapta.

Kutatásom során meg kellett ismerkednem a termikus szimulációk elméleti alapjaival, a termikus időállandó spektrum előállításának lehetséges módjaival és a termikus kompakt RC modell generálás folyamatával. Ezek elsajátításához szükség volt a Tanszéken kifejlesztett *Thermodel*[8, 9] és *SIS-SI*[10, 11] alkalmazások részletes ismeretére.

A sztenderd cellás digitális áramkör tervek megvalósítását a Cadence cég *Resource Compiler* (RC) és *Velocity* termékeivel végeztem, valamint felhasználtam a Mentor Graphics cég *Pyxis* nevű alkalmazását is. A Resource Compiler alkalmazás a HDL viselkedési leírásból strukturális leírást szintetizál, majd a Velocity alkalmazás végzi az elhelyezés és huzalozás (P&R) lépéseket. A Pyxis alkalmazás egyszerű viselkedési leírásokon képes az előbbi két lépés végrehajtására egy környezetben belül.

Kutatásom során három integrált technológiai cellakönyvtárral dolgoztam (Process Design Kit, PDK). A Tanszéken rendelkezésre álló *AustriaMicroSystems* (AMS) cég tervezési eszközkészlete CMOS technológiát valósít meg 0,35 μm -es csíkszélességen. A Mentor Graphics cég által demonstrációs célokra előállított *Analog Design Kit* (ADK) eszközkészlete a TSMC áramkörgyártó cég 0,35 μm -es CMOS technológiáját alkalmazza. Az ipari bonyolultságú és


a THERMINATOR projektben megvalósult teszt áramkörök szimulációjára az *STMicroelectronics* cég 65 nm-es CMOS technológiáját és cellakönyvtárát használtam. Az ADK cellakönyvtár nagy előnye a többivel szemben, hogy az eszközkészlet tartalmazza a cellák tranzisztorszintű leírását is, melynek segítségével a cellák analóg szimulációja is lehetővé válik. A másik két technológiai cellakönyvtárban a szellemi tulajdon védelme érdekében ezek az információk rejtve vannak.

Kutatásomban az analóg szimulációkhoz a Mentor Graphics cég *ELDO* analóg szimulátorát használtam. Az *ELDO* szimulátor egyike a széles körben alkalmazott ipari analóg szimulátoroknak, tartalmazza a modern tranzistorok modelljeit és képes szimulálni a méretcsökkenés miatt előtérbe kerülő másodlagos fizikai effektusokat is. Kutatásom eredményeit sok esetben az *ELDO* analóg szimulátorral verifikáltam.

Az analóg szimulációk eredményeinek megjelenítésére és a hullámformákon végzett matematikai műveletek elvégzésére a Mentor Graphics *EZWave* alkalmazását használtam.

A logikai és termikus szimulátorok közötti csatolást megvalósító *Cell-Therm* alkalmazásban kutatási eredményeimet implementáltam. A megvalósítást C++ programozási nyelven, objektum-orientált programozási módszerekkel készítettem el. A megvalósításhoz a nyílt forráskódú *Qt5* fejlesztői keretrendszert használtam fel. A szimulációs eredmények megjelenítését a *GNUplot* nyílt forráskódú alkalmazással végeztem.

A sztenderd cellakönyvtárak celláinak időzítési és fogyasztási adatait tartalmazó Liberty[12] adatbázisokat nyílt forráskódú elemzővel dolgoztam fel. A cellák késleltetési adatait tartalmazó Standard Delay Format (SDF)[13] adatbázisok feldolgozásához egy, a Tanszéken fejlesztett nyelvi elemzőt használtam. A cellák felületi topológiáját (layout) leíró LEF/DEF formátumú fájlokat szintén nyílt forráskódú elemzővel dolgoztam fel. A felhasznált eszközök viszonyát mutatja az 1. ábra.



1. ábra. A logi-termikus szimuláció felhasznált eszközei


IV. Új tudományos eredmények

IV.1. Logi-termikus szimuláció EDA környezetben

1. tézis. Új módszert és erre épülő szimulátort dolgoztam ki korszerű sztenderd cellás, digitális integrált áramkörök logi-termikus szimulációjára. A logi-termikus szimuláció a digitális integrált áramkörök cella szintű logikai és termikus együttes szimulációjára ad lehetőséget. A szimuláció során a pillanatnyi teljesítmény-eloszlást, mint folyamatosan változó gerjesztést csatolom egy termikus szimulátorba. A módszer segítségével az áramkör felületén működés közben kialakuló és változó hőmérséklet-eloszlás nyomon követhető és a kiugróan magas hőmérsékletű területek (hot-spotok) felderíthetők. Két új módszert dolgoztam ki a logi-termikus szimulációk gyorsítására, melyek együttesen és egymástól függetlenül is alkalmazhatóak [J1],[C1, C2, C3].

1.1. altézis. Kidolgoztam egy modern EDA (Electronic Design Automation) környezetekhez illeszkedő, szabványos, logi-termikus elven működő szimulátort. A szimulátor a fogyasztások és időzítések meghatározására olyan adatbázist használ, amely a kvantumfizikai hatásokat is figyelembe veszi. A logikai és termikus szimulátorok összekapcsolása az általam kidolgozott kommunikációs eszköz segítségével egy hardver leíró nyelv szabványos illesztő felületén keresztül történik. A kidolgozott módszer szabványos interfészekén keresztül kommunikál az ipari logikai szimulátorokkal, szabványos bemeneti- és kimeneti fájlformátumokkal dolgozik. A módszer tetszőleges EDA környezethez illeszthető [J1, J2, J3],[C4, C5, C6].

A logi-termikus szimuláció folyamatát a 2. ábra mutatja be.



2. ábra. A logi-termikus szimuláció egyszerűsített vázlata

1.2. altézis. Új gyorsítási módszert dolgoztam ki, amely a térbeli felbontás csökkentésén alapul. Az általam kidolgozott módszer a sztenderd cellás áramkör felületét szükség esetén partíciókra bontja, és ezekre a partíciókra számolja ki a sztenderd cellák fogyasztásából adódó hőmérsékleteket. Az áramkört felépítő sztenderd cellák számának növekedésével négyzetesen növekszik a termikus modell generálásához


sziükséges idő. A particionálással a sztenderd cellák számától függetlenné tehető a termikus modell generálásának időtartama. A particionálási módszer használata a felhasználó számára opcionális, és a termikus szimulációban alkalmazott térbeli felbontás mérete is szabadon megválasztható. Különböző partíció méretek és modellgenerálási idők vizsgálata alapján kimutattam, hogy a 10×10 -es particionálás a felbontás és a számítási idő szempontjából elfogadható [J4],[C7].

Az összetett sztenderd cellás áramkörök akár több tízezer cellát is tartalmazhatnak. A logi-termikus szimulációk során egy cellát egy termikus csomópont képvisel, ami azt jelenti, hogy minden cellához egyetlen hőmérséklet érték rendelhető minden termikus szimulációs lépésben. A cellán belüli hőmérsékleti eloszlást a logi-termikus szimulátor nem ismeri, a teljes cella hőmérséklete a cella teljesítménysűrűségéből adódó hőmérséklet. Ez több tízezer cella esetén ugyanennyi termikus csomópontot igényel. A particionálás lehetőségével a termikus csomópontok száma csökkenthető, így a termikus kompakt modell elkészítése és számítása minden szimulációs lépésben kevesebb időbe telik. A termikus csomópontok számának csökkentésével a hőmérsékleti felbontás romlik, így a particionálás mértékének meghatározásánál a sebesség és a felbontás közötti optimumra kell törekedni. Tapasztalati úton kimutattam, hogy 10×10 -es vagy 12×12 -es particionálás esetén a szimuláció ideje és hőmérsékleti felbontás elfogadható.

1.3. altézis. *Új gyorsítási módszert dolgoztam ki a szimuláció időbeli felbontásának skálázásával. Egy modern digitális rendszer termikus időállandói nagyságrendekkel nagyobbak az elektromos időállandóknál (pl. órajel periódusidő). A logikai szimuláció nagy órajel frekvencián hosszú ideig tarthat a termikus állandósult állapot megközelítéséig. A nagyfrekvenciás rendszer működési frekvenciáját lecsökkentve és a kapcsolási tranziensekhez tartozó dinamikus fogyasztást arányosan növelve, a rendszer töredék idő alatt a termikus tranziens tetszőleges állapotába hozható. A kitűzött termikus állapotot elérve az eredeti működési frekvencián és fogyasztási értékekkel folytatható a szimuláció [C8].*

A rendszer késleltetéseit és a kapcsolási energiákat azonos skálafaktoralal módosítom. A szimulációs idők csökkenésének skálafaktortól való függését mutatja a 3. ábra.

Kutatásom során a skálázási faktor változásának hatását 10-es és 100-as skálafaktorok esetén vizsgáltam. Az általam bemutatott és alkalmazott módszer segítségével az áramkör rövid szimulációs idő alatt a termikus tranziens



3. ábra. Szimulációs idők különböző skálafaktoroknál


tetszőleges állapotába hozható. A meghatározott termikus állapotot elérve a skálázást vissza lehet állítani a névleges ($1\times$) értékre, így az áramkör szimulációja a meghatározott hőmérsékleti tartományban történik tovább a névleges működési sebességgel és fogyasztási értékekkel. A CellTherm alkalmazás –mivel a teljes áramkör időzítéseit és fogyasztási adatait ismeri, és ezeket képes megváltoztatni a szimuláció közben is– a skálázási faktort bármelyik időlépésben módosíthatja. A rugalmasan változtatható skálázással a szimuláció futtatása közben bármikor átállíthatók az időzítések és a fogyasztási adatok a gyorsítás érdekében. A bemutatott módszert sikerrel alkalmaztam a hőmérsékletfüggő időzítésekkel foglalkozó logi-termikus szimulációknál.

IV.2. Hőmérsékletfüggő időzítések

2. tézis. *Eljárást dolgoztam ki sztenderd cellás integrált áramkörök hőmérsékletfüggő időzítéseinek szimuláció közben történő nyomon követésére és az esetleges hőmérsékletfüggő funkcionális meghibásodások felderítésére. A tervezőrendszerekben használt logikai szimulátorok nem veszik figyelembe az áramkör működése közben kialakuló hőmérsékleti viszonyokat. Az általam kidolgozott módszer segítségével az áramkör felületén kialakuló hőmérséklet eloszlás jellege miatt megváltozott időzítési viszonyok meghatározhatóak. A módszer működése során a termikus szimulációs*

eredményeket visszacsatolom a logikai szimulációba az egyes cellák hőmérsékletfüggő késleltetéseként. A módszer segítségével a cellák időzítési viszonyainak változása nyomon követhető [J2, J4],[C6, C7].

A hőmérsékletfüggő időzítési szimulációs eljárás lépéseit a 4. ábra mutatja be. Az eljárásban az áramkör szintézise során előállt késleltetési adatokat tartalmazó Standard Delay File-ből (SDF) töröttvonalas közelítéssel határozom meg a cellák időzítési adatait a hőmérséklet függvényében. A hőmérsékletfüggő késleltetéseket a logikai szimuláció közben visszahelyettesítve a hőmérsékletek változásának hatása érzékelhető a logikai időzítési szimulációban is. A hőmérséklet-változások által okozott funkcionális hibák, hazárdok így rendszerszinten kimutathatók az időzítési szimuláció során. A logikai szimulátor képes meghatározni a hiba helyét az áramkörben.




4. ábra. A hőmérsékletfüggő időzítési szimulációs eljárás lépései

IV.3. Nagy felbontású hőmérsékletfüggő időzítési modell

3. tézis. Új időzítési modellt dolgoztam ki, melynek segítségével az integrált áramkörök logi-termikus szimulációja során a cellák hőmérséklettől függő időzítéseit

hőmérséklet-késleltetés függvényekkel lehet figyelembe venni. Az általam kidolgozott modell segítségével olyan hatások is szimulálhatóak, mint a késleltetések inverz hőmérsékletfüggése. A modell megalkotásához a hőmérséklet-késleltetés függvényeket előzetesen minden cellára karakterizálni kell. Az új modell segítségével kimutattam, hogy a jelenleg használatos időzítési modellek bizonyos hőmérsékleti tartományokban nem megfelelően írják le a tényleges hőmérsékletfüggő működést. Javaslatot tettem a Liberty fájlformátum új modellel történő bővítésére [J5], [C8].

A nagy hőmérsékleti felbontású időzítési modell létrehozásának folyamatát az 5. ábra mutatja be. A cellák időzítési tulajdonságainak hőmérsékletfüggését az SDF adatbázison alapuló töröttvonalas közelítés csak nagyságrendileg veszi figyelembe. Annak érdekében, hogy egy széles hőmérsékleti tartományban pontos képet kapjunk az áramkör időzítéseinek termikus függéséről, minden cella késleltetését karakterizálni kell ebben a hőmérsékleti tartományban.



5. ábra. Az új modell létrehozásának és használatának lépései

Kutatásom során kimutattam, hogy a nagy felbontású hőmérséklet-késleltetés függvények segítségével a töröttvonalas közelítésnél pontosabb szimulációs eredmények nyerhetők, és az áramkör termikus működésének részletesebb vizsgálata válik lehetővé. A nagy felbontású hőmérséklet-késleltetés

függvények alkalmazása miatt olyan funkcionális hibák is felderíthetők, melyekre a töröttvonalas közelítéssel nem derülne fény.

V. Az eredmények gyakorlati alkalmazásai

Kutatói munkám eredményeit a CellTherm alkalmazásban implementáltam, melyet a THERMINATOR projekt keretében az STMicroelectronics áramkörtervező és gyártó cég igényeinek megfelelően dolgoztam ki. Az STMicroelectronics a megvalósult implementációt a projekt lezártaival megkapta és a továbbiakban saját ipari áramköreinek logi-termikus vizsgálatára használja fel. A THERMINATOR projekt 2012 decemberében fejeződött be és a nemzetközi bíráló bizottság a projektet sikeresnek értékelte.

Kutatásom új eredményeit tetszőleges digitális sztenderd cellás integrált áramkör szimulációjában fel lehet használni. Az áramkör változó termikus viselkedése miatt esetlegesen fellépő házárdjelenségeket kutatásom eredményeivel ki lehet mutatni és javaslatot lehet tenni ezek kivédésére. Munkám további lehetséges alkalmazása az elhelyező és huzalozó algoritmusok kiegészítése termikus kényszerekkel, melynek segítségével már az elhelyezés és huzalozás lépésben a felületi topológiát a kritikus termikus kölcsönhatások minimalizálásával lehetne kialakítani.

Megjelent folyóiratcikkek

- [J1] András Timár, György Bognár, András Poppe, and Márta Rencz. Electro-thermal co-simulation of ICs with runtime back-annotation capability. *INTERNATIONAL JOURNAL OF MICROELECTRONICS AND COMPUTER SCIENCE*, 1(3):287–292, 2010. URL: mycite.omikk.bme.hu/doc/101184.pdf.
- [J2] A. Timár and M. Rencz. Studying the influence of chip temperatures on timing integrity using improved power modeling. *JOURNAL OF LOW POWER ELECTRONICS*, 7(10):531–540, 2011. ScopusID: 84857269360. doi:10.1166/jolpe.2011.1153.
- [J3] A. Timar and M. Rencz. Real-time heating and power characterization of cells in standard cell designs. *MICROELECTRONICS JOURNAL*, 44(11):977–985, November 2013. URL: <http://dx.doi.org/10.1016/j.mejo.2012.03.002>, doi:10.1016/j.mejo.2012.03.002.
- [J4] A. Timar and M. Rencz. Temperature dependent timing in standard cell designs. *MICROELECTRONICS JOURNAL*, 2013. [Nyomtatásban, 2013. szept. 27.]. URL: <http://dx.doi.org/10.1016/j.mejo.2013.08.016>, doi:10.1016/j.mejo.2013.08.016.
- [J5] A. Timár and M. Rencz. New accurate temperature dependent timing model in digital standard cell designs. *JOURNAL OF LOW POWER ELECTRONICS*, 9(4), December 2013. [Közlésre elfogadva, 2013. szept. 30.].

Konferenciakiadványban megjelent előadás

- [C1] András Timár, András Poppe, and Márta Rencz. A novel approach of logi-thermal simulation methodology and implementation for ASIC designs. In *Proceedings of the 17th International Conference Mixed Design of Integrated Circuits and Systems (MIXDES'10)*, pages 351–356, Wroclaw, Poland, June 2010. ScopusID: 77957263525. URL: <http://mycite.omikk.bme.hu/doc/102333.pdf>.

- [C2] A. Timár, Gy. Bognár, A. Poppe, and M. Rencz. Electro-thermal co-simulation of ICs with runtime back-annotation capability. In *Proceedings of the 16th International Workshop on THERMal INvestigation of ICs and Systems (THERMINIC'10)*, pages 183–188, Barcelona, Spain, October 2010. ScopusID: 78650463570. URL: <http://mycite.omikk.bme.hu/doc/89560.pdf>.
- [C3] Andras Timar and Marta Rencz. Acquiring real-time heating of cells in standard cell designs. In *Test Workshop (LATW), 2012 13th Latin American*, pages 121–125, Quito, Ecuador, April 2012. URL: <http://mycite.omikk.bme.hu/doc/134104.pdf>, doi:10.1109/LATW.2012.6261249.
- [C4] A. Timár and M. Rencz. Studying the influence of chip temperatures on timing integrity. In *Proceedings of the 12th IEEE Latin-American Test Workshop (LATW'11)*, pages 1–5, Porto de Galinhas, Brazil, March 2011. ScopusID: 80052628646. URL: <http://mycite.omikk.bme.hu/doc/102645.pdf>, doi:10.1109/LATW.2011.5985920.
- [C5] A. Timár, Gy. Bognár, and M. Rencz. Improved power modeling in logi-thermal simulation. In *Proceedings of the 17th International Workshop on THERMal INvestigation of ICs and Systems (THERMINIC'11)*, pages 143–148, Paris, France, September 2011. ScopusID: 83655182705. URL: <http://mycite.omikk.bme.hu/doc/104528.pdf>.
- [C6] Gergely Nagy, András Timár, Albin Szalai, Márta Rencz, and András Poppe. New simulation approaches supporting temperature-aware design of digital ics. In *Proceedings of the 28th IEEE Semiconductor Thermal Measurement and Management Symposium (SEMI-THERM'12)*, pages 313–318, San Jose, California, USA, March 2012. URL: <http://mycite.omikk.bme.hu/doc/131234.pdf>.
- [C7] A. Timar and M. Rencz. Temperature dependent timing in standard cell designs. In *Thermal Investigations of ICs and Systems (THERMINIC), 2012 18th International Workshop on*, pages 179–183, Budapest, Hungary, September 2012.
- [C8] A. Timar and M. Rencz. Logi-thermal simulation using accurate temperature dependent delay models. In *Thermal Investigations of ICs and*

Systems (THERMINIC), 2013 19th International Workshop on, pages 376–380, Berlin, Germany, September 2013.

- [C9] G. Nagy, L. Pohl, A. Timar, and A. Poppe. Yield enhancement by logi-thermal simulation based testing. In *Thermal Investigations of ICs and Systems (THERMINIC), 2012 18th International Workshop on*, pages 196–199, Budapest, Hungary, September 2012.

Tézisekhez szorosan nem kapcsolódó közlemények

- [N1] Péter G. Szabó, György Bognár, Sándor Ress, András Timár, András Poppe, Márta Rencz, and Gyula Horváth. Hands-on teaching of microelectronics for yearly 1000 students at BME. In *Proceedings of the 9th European Workshop on Microelectronics Education (EWME'12)*, pages 127–130, Grenoble, France, May 2012. URL: <http://mycite.omikk.bme.hu/doc/132823.pdf>.
- [N2] Gy. Bognár and A. Timár. Cad eszközök az IC tervezésben az Elektronikus Eszközök Tanszékén. *ELEKTRONET*, 9(5):14–16, 2011.
- [N3] A. Timár and Gy. Bognár. Contactless characterization of MEMS devices using optical microscopy. In *Proceedings of the 12th IEEE workshop on Design & Diagnostics of Electronic Circuits & Systems (DDECS '09)*, pages 210–213, Liberec, Czech Republic, April 2009. UT: 000267364000045. URL: <http://mycite.omikk.bme.hu/doc/62897.pdf>, doi:10.1109/DDECS.2009.5012130.
- [N4] A. Timár and Gy. Bognár. E-learning system and video tutorials in the microelectronics education. In *Proceedings of EWME 2008 - the 7th European Workshop on Microelectronics Education*, pages 150–151, Budapest, Hungary, May 2008.
- [N5] András Timár and Márta Rencz. Design issues of a low frequency low-pass filter for medical applications using Cmos technology. In P. Girard, A. Krasniewski, E. Gramatová, A. Pawlak, and T. Garbolino, editors, *Proceedings of the 10th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS'07)*, pages 325–328, Krakow,

Poland, April 2007. UT: 000250200100056. doi:10.1109/DDECS.2007.4295304.

- [N6] A. Timár, Á. Vámos, and Gy. Bognár. Comprehensive design of a high frequency PLL synthesizer for ZigBee application. In *Proceedings of the 9th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS'06)*, pages 37–41, Prague, Czech Republic, April 2006. ScopusID: 33847145383. doi:10.1109/DDECS.2006.1649567.

Irodalom

- [1] Stefan Wünsche, Christoph Clauß, Peter Schwarz, and Frank Winkler. Electro-thermal circuit simulation using simulator coupling. *IEEE Trans. VLSI Syst.*, 5(3), sep 1997.
- [2] G. Digele, S. Lindenkreuz, and E. Kasper. Fully coupled dynamic electro-thermal simulation. *Very Large Scale Integration (VLSI) Systems, IEEE Transactions on*, 5(3):250–257, 1997. doi:10.1109/92.609867.
- [3] A. Calimera, A. Macii, E. Macii, S. Rinaudo, and M. Poncino. Therminator: Modeling, control and management of thermal effects in electronic circuits of the future. In *Thermal Investigations of ICs and Systems (THERMINIC), 2010 16th International Workshop on*, pages 1–6, 2010.
- [4] F. Moschella, G. Gangemi, E. Macii, M. Rencz, and S. Rinaudo. The terminator project: Midway achievements and perspectives. In *Thermal Investigations of ICs and Systems (THERMINIC), 2011 17th International Workshop on*, pages 1–6, Sept. 2011.
- [5] Jinhui Wang, Na Gong, Ligang Hou, Xiaohong Peng, Ramalingam Sridhar, and Wuchen Wu. Leakage current, active power, and delay analysis of dynamic dual vt cmos circuits under P–V–T fluctuations. *Microelectronics Reliability*, 51(9–11):1498 – 1502, 2011. Proceedings of the 22th European Symposium on the RELIABILITY OF ELECTRON DEVICES, FAILURE PHYSICS AND ANALYSIS. URL: <http://www.sciencedirect.com/science/article/pii/S0026271411002010>, doi:10.1016/j.microrel.2011.06.011.

- [6] A. Golda and A. Kos. Temperature influence on power consumption and time delay. In *Digital System Design, 2003. Proceedings. Euromicro Symposium on*, pages 378–382, sept. 2003. doi:10.1109/DSD.2003.1231970.
- [7] V. Székely, A. Poppe, M. Rencz, M. Rosental, and T. Teszéri. THERMAN: a thermal simulation tool for IC chips, microstructures and PW boards. *Microelectronics Reliability*, 40(3):517–524, 2000. URL: <http://www.sciencedirect.com/science/article/pii/S0026271499002498>, doi:10.1016/S0026-2714(99)00249-8.
- [8] V. Székely. THERMODEL: a tool for compact dynamic thermal model generation. *Microelectronics Journal*, 29(4–5):257–267, 1998. Thermal Investigations of ICs and Microstructures II. URL: <http://www.sciencedirect.com/science/article/pii/S0026269297000657>, doi:10.1016/S0026-2692(97)00065-7.
- [9] V. Székely, M. Rencz, A. Poppe, and B. Courtois. THERMODEL: A tool for thermal model generation, and application for MEMS. *Analog Integrated Circuits and Signal Processing*, 29(1-2):49–59, 2001. URL: <http://dx.doi.org/10.1023/A%3A1011226213197>, doi:10.1023/A:1011226213197.
- [10] V. Székely, A. Páhi, A. Poppe, and M. Rencz. Electro-thermal simulation with the SISSI package. *Analog Integrated Circuits and Signal Processing*, 21(1):21–31, 1999. URL: <http://dx.doi.org/10.1023/A%3A1008371625945>, doi:10.1023/A:1008371625945.
- [11] V. Székely, A. Páhi, A. Poppe, and M. Rencz. Electro-thermal simulation with the SISSI package. *Microelectronics Journal*, 21:21–31, 1999.
- [12] Synopsys. *Liberty User Guides and Reference Manual Suite*, 2011.09 edition, September 2011.
- [13] IEEE standard for standard delay format (SDF) for the electronic design process. *IEEE Std 1497-2001*, 2001. doi:10.1109/IEEESTD.2001.93359.