Szakmai önéletrajz

Jani Lázár 1990-ben született Budapesten. 2013-ban villamosmérnöki BSc, 2015-ben MSc oklevelet szerzett a Budapesti Műszaki és Gazdaságtudományi Egyetem Villamosmérnöki Karán, mikroelektronika szakon. 2015-től az Elektronikus Eszközök Tanszékének PhD hallgatója, 2016-tól a tanszéken tanársegédként is dolgozik. PhD disszertációját 2019-ben védte meg.

Meghirdetett témák

• Digitális hullámforma generátor megvalósitasa és mérése FPGA környezetben (indie Semiconductor Hungary)
• Logi-termikus szimulátor továbbfejlesztése
• FPGA fejlesztési és szimulációs folyamatok automatizálása ipari környezetben (ERICSSON)
• Design of a UVM compatible System Verilog VIP for PCI express Transaction Layer (Veriest Hungary)
• APB (Advanced Peripheral Bus) interconnect verifikációja funkcionális és formális verifikációs technikákkal (Veriest Hungary)
• Digitális biztonsági modul funkcionális verifikációja UVM (Universal Verification Methodology) felhasználásával (Veriest Hungary)
• Memória menedzser kiegészítés UVM (Universal Verification Methodology) memóriához (Veriest Hungary)
• Órajel-reset egység (CRU) tervezése és verifikációja formális metodológia használatával (Veriest Hungary)
• Periféria modul verifikációja UVM (Universal Verification Methodology) felhasználásával (Veriest Hungary)
• Tetszőlegesen választott digitális áramkör verifikációja Python nyelven (Veriest Hungary)
• UVM (Universal Verification Methodology) kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven a PCI express adatkapcsolati rétegéhez (Veriest Hungary)
• UVM (Universal Verification Methodology) kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven a PCI express szállítási rétegéhez (Veriest Hungary)
• UVM (Universal Verification Methodology) kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven APB (Advanced Peripheral Bus) protokollhoz (Veriest Hungary)
• UVM (Universal Verification Methodology) kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven AXI4-lite (Advanced eXtensible Interface) protokollhoz (Veriest Hungary)
• UVM (Universal Verification Methodology) kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven DDR SDRAM memóriához (Veriest Hungary)