Delta-sigma A/D konverter tervezése és implementálása FPGA-val.
Feladat:
Delta-sigma A/D konverter tervezése és implementálása FPGA-val.
A konverter teljesítse az alábbi követelményeket:
- Mintavételi frekvencia: 1MHz
- Analóg mérési tartomány: 0 - 2.5V
- SNR: min. 75dB
Részfeladatok:
- Elméleti megalapozás
- Az integrátor típusának kiválasztása, tervezése
- A szűrő architektúrájának meghatározása
- A szűrő megtervezése (tervezési szempont a szükséges logikai elemek minimalizálása)
- A konverter működésének ellenőrzése/demonstrálása szimulációval (Matlab/Octav)
- Implementálás:
- A szűrő (és egyéb szükséges áramkörök) implementálása HDL-ban (preferált: VHDL)
- A logikai szimulációt lehetővé tévő HDL testbench elkészítése
- Az implementált konverter működésének ellenőrzése/demonstrálása szimulációval (Modelsim)
- gyakorlati megvalósítás és tényleges mérések Intel/Altera Development Board-on
- Az előzőekben elkészült HDL (VHDL) kódok valós FPGA-ra, valós devboard-ra fordítása
- Az integrátor tényleges megépítése és illesztése a kártyához
- Mérések: átviteli karakterisztikák, SNR, késleltetés
- Dokumentálás