Digitális biztonsági modul funkcionális verifikációja UVM (Universal Verification Methodology) felhasználásával

Háttér:
A feladat célja, hogy a hallgató egy tetszőlegesen választott biztonsági modul digitális verifikációja során megismerkedjen a funkcionális verifikáció lépéseivel, ahogy az az ipari környezetben is zajlik. A választott hardware lehet: CRC, ECC, AES, RSA vagy más kriptográfiai algoritmust megvalósító áramkör.
A hallgató feladatai:
• Megismerkedni a különböző digitális hardver verifikációs technikákkal és módszertanokkal
• Megismerkedni az UVM-mel, a jelenleg is használt verifikációs szabvánnyal
• Áttekinteni egy általános SoC (System on a Chip) architektúrát és néhány jellemzően használt protokollt
• Részletesen megismerni egy tetszőlegesen választott biztonsági modult/protokollt
• Megtervezni és leimplementálni a modult a választott HDL (Hardware Description Language) nyelven (VHDL vagy Verilog)
• Megtervezni és leimplementálni egy UVM verifikációs környezetet, amelynek a következő főbb lépései vannak:
• Verifikációs terv elkészítése
• A verifikációs eszközök, szimulátorok megismerése
• A megtervezett környezet leimplementálása a választott HVL (Hardware Verification Language) nyelven (Specman-e vagy SystemVerilog)
• Test szekvenciák és esetek létrehozása
• A verifikációs terv szimulációs lefedése, regressziós analízis
• A létrehozott komponensek újra felhasználása egy magasabb szintű próba környezetben
• Dokumentáció létrehozása a projekt lezárásaként
A témát a Veriest Hungary Kft. hirdette meg; a feladatok elvégzéséhez a cég biztosítja a szükséges fejlesztőeszközöket.
A feladatra egy MSc hallgató jelentkezését várjuk, a téma diplomamunkává bővíthető.
Kapcsolat: Sági Péter (peters@veriests.com)
https://www.veriests.com/hungary