Órajel-reset egység (CRU) tervezése és verifikációja formális metodológia használatával

Háttér:
Egy tipikus SoC-ben (System on Chip) található különféle modulok eltérő frekvenciákon működhetnek. Ennek kiszolgálására egy úgynevezett órajel-reset egységet (Clock Reset Unit) alkalmaznak, amelynek garantálnia kell a különböző frekvenciájú órajelek és a hozzájuk tartozó reset jelek hibamentes előállítását. Az egység verifikációjára alkalmazandó formális metodológia egy gyors és teljes ellenőrzést lehetővé tevő módszer, amelyet napjaink verifikációjában egyre elterjedtebben használnak.
A hallgató feladatai:
• Megismerkedni egy formális verifikációs nyelvvel (System Verilog Assertion)
• Megismerkedni egy órajel-reset egység tipikus felépítésével kitérve a tervezési nehézségekre
• Egy órajel-reset egység digitális tervezése a következő fő funkciók megvalósításával:
• Állítható frekvenciájú kimeneti órajel, kimenet maszkolás, bementi forrás választás
• Órajel tartományokhoz szinkronizált reset kimenetek
• Az elkészített hardware verifikációjának elvégzése formális metodológia alkalmazásával:
• Verifikációs terv elkészítése a következő követelmények figyelemben vételével:
▪ Kimeneti órajelek ellenőrzése
▪ Reset kimenetek ellenőrzése
▪ Hibamentes működés ellenőrzése
▪ Lefedettség mérése a bemeneti és kimeneti paraméterekre
• A verifikációs környezet implementálása
A témát a Veriest Hungary Kft. hirdette meg; a feladatok elvégzéséhez a cég biztosítja a szükséges fejlesztőeszközöket.
A feladatra egy BSc hallgató jelentkezését várjuk, a téma szakdolgozattá bővíthető.
Kapcsolat: Sági Péter (peters@veriests.com)
https://www.veriests.com/hungary