UVM (Universal Verification Methodology) kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven APB (Advanced Peripheral Bus) protokollhoz

Háttér:
A napjainkban tervezett SoC-k (System on a Chip) szinte mindegyikében nagy valószínűséggel használnak APB interfésszel ellátott komponenseket. Az APB protokoll, amely része az ARM Advanced Microcontroller Bus Architecture (AMBA) protokoll családjának, egy alacsony fogyasztású és kevésbé komplex ugyanakkor olcsó interfész megvalósítást tesz lehetővé. Általánosan használatos a különböző komponensek regisztereinek eléréséhez.
A hallgató feladatai:
• Megismerkedni a SytemVerilog verifikációs nyelvvel
• Megismerkedni egy tipikus UVM verifikációs komponens felépítésével
• Megismerkedni az APB3 és APB4 szabványokkal
• Megtervezni és leimplementálni egy UVM verifikációs komponenst APB4 protokollhoz a következő funkciók figyelembevételével:
• Tartalmaz egy APB4 tranzakciós osztályt, amely magába foglalja egy interfész hozzáférés összes szükséges paraméterét
• Alkalmazható busz vezérlőként (Master) és szolgaként (Slave) is
• Képes tranzakciók generálására és ezeknek a buszra történő hajtására
• Képes a buszon történő események monitorozására, összegyűjtésére és ezek továbbítására
• Szolgaként képes a detektált busz vezérlőtől érkező transzferekre válaszolni (reaktív Slave)
• Tartalmaz egy beépített protokoll ellenőrző komponenst
• Tartalmaz egy beépített funkcionális coverage gyűjtő (lefedettség mérés) komponenst
• Elkészíteni egy „User guide” jellegű dokumentációt a projekt lezárásaként
A témát a Veriest Hungary Kft. hirdette meg; a feladatok elvégzéséhez a cég biztosítja a szükséges fejlesztőeszközöket.
A feladatra egy BSc hallgató jelentkezését várjuk, a téma szakdolgozattá bővíthető.
Kapcsolat: Sági Péter (peters@veriests.com)
https://www.veriests.com/hungary