Újrafelhasználható memóriamodul fejlesztése VHDL / SystemVerilog nyelven nagymegbízhatóságú rendszerekhez

Irodalomkutatás

Ismerkedjen meg a nagymegbízhatóságú digitális rendszerekben alkalmazott rendszertechnikai megoldásokkal, különös tekintettel az alábbiakra:

  • Hardver redundancián alapuló megoldások: duplex rendszerek, TMR (Triple-Modular Redundancy), n-MR (n-Modular Redundancy)
  • Információ-redundancián alapuló módszerek: hibadetektáló és javító kódolások (CRC, Hamming-kód, ECC, EDAC, SECDED, memory scrubbing, Reed-Solomon kód)
  • „Fail-safe” állapotgépek (automatizált és kézi módszerek, Hamming-3 kódolás, érvénytelen állapotok kezelése, FSM deadlock)

Mérje fel a különböző technikák hatékonyságát és költségét.

A megvalósítandó feladat

Készítse el egy általános célú memóriamodul szintetizálható VHDL / SystemVerilog modelljét az alábbi követelményeket figyelembe véve:

  • Újrafelhasználhatóság
    • a memóriamodul cím- és adatbuszának mérete szintézis-paraméter
    • a modell technológiafüggetlen, FPGA és standard cellás ASIC technológián egyaránt megvalósítható
    • FPGA technológia esetén a felhasználónak lehetősége van az eszköz blokk RAM moduljainak kihasználására a memória implementálásához
  • Nagy megbízhatóság: a modell magában foglal egy EDAC-áramkört az esetleges bithibák valósidejű javítása céljából:
    • Az EDAC-áramkör egy bithibát automatikusan javít memóriarekeszenként. Az egy adott időintervallumon belül detektált egybites hibák száma lekérdezhető. Az időintervallum szintézis paraméter.
    • Az EDAC-áramkör két bithibát detektál (de nem javít) memóriarekeszenként.
    • Az EDAC-áramkör tartalmaz egy scrubbing-áramkört, amelynek megléte/hiánya szintézis paraméter. A scrubbing-áramkör ciklusideje szintézis paraméter. A scrubbing-áramkör működése teljesen automatikus, nem igényel felhasználói beavatkozást.

Az áramköri modellhez készítsen automatizált regressziós tesztelésre alkalmas, VHDL / SystemVerilog nyelvű verifikációs környezetet és végezze el az elkészített HDL modell funkcionális verifikációját. Végezze el az elkészített HDL modell szintézisét a konzulenssel egyeztetett FPGA technológiára. Igazolja a szintetizált áramkör működésének helyességét a korábban kifejlesztett verifikációs környezetben végzett post-place&route szimulációval. Készítse el a megvalósított HDL modell felhasználói dokumentációját.

A feladat megvalósítására fordítandó idő minimum 2 félév!

Konzulens:                               Dr. Horváth Péter                                                                               horvath.peter.2@vik.bme.hu