Egyszerű jelfeldolgozó modul megvalósítása FPGA környezetben (indie Semiconductor Hungary Kft.)

A feladat első részében (1. félév) a digitális jelfeldolgozás alapjait kell megismerni a hallgatónak, majd egy szabadon választott jelfeldolgozási feladatra (pl. digitális szűrés) kell megoldási tervet készítenie (specifikáció, modellezés (Matlab / Python), stb.).  

A második lépésben a modul RTL szintű leírását, az RTL leírás szimulációs környezetét és fizikai megvalósítást (synthesis , PnR, Timing analysis ) kell elkészítenie a hallgatónak Altera DE2 board-ra.

Harmadik lépésben az implementációt és a Matlab / Python szimuláció eredményét kell összehasonlítani, és ebből következtetéseket levonni.

A munka több félévet felölelhet, szakdolgozattá, diplomatervvé, vagy akár TDK dolgozattá fejleszthető.

Témavezető: Antus Tibor (tibor.antus@indiesemi.com)